|
人們常將DAC視為具有數(shù)字輸入和模擬輸出的黑匣子，其實(shí)我們可以了解當(dāng)今所用的DAC基本架構(gòu)，這樣將更有利于應(yīng)用，而且能簡(jiǎn)化選型過程，否則考慮到市場(chǎng)上數(shù)不勝數(shù)的DAC，產(chǎn)品選型可能非常棘手。
DAC具有不同基礎(chǔ)架構(gòu)——“電阻串”DAC、“溫度計(jì)”DAC、二進(jìn)制DAC、分段DAC……本文將概述精密DAC最常見的DAC結(jié)構(gòu)——R-2R梯形網(wǎng)絡(luò)，將幫助了解此類精密DAC的架構(gòu)的特點(diǎn)，并結(jié)合在高性能DAC領(lǐng)域占據(jù)絕對(duì)領(lǐng)先市場(chǎng)份額的亞德諾半導(dǎo)體（ADI）的相關(guān)產(chǎn)品案例展開實(shí)際典型產(chǎn)品分析。
R-2R梯形網(wǎng)絡(luò)是這樣的
圖1：R-2R梯形網(wǎng)絡(luò)架構(gòu)
最常見的DAC結(jié)構(gòu)是R-2R梯形網(wǎng)絡(luò)，它僅使用兩種不同值的電阻，阻值之比為2:1，N位DAC需要2n個(gè)電阻，而且可以在生產(chǎn)中進(jìn)行激光調(diào)整，這種架構(gòu)在設(shè)計(jì)上并不是單調(diào)的，通常需要后期校準(zhǔn)，或像上面提到的通過激光調(diào)整來達(dá)到所需的性能。絕對(duì)精度不是關(guān)鍵要求，電阻可以有20%的容差，但對(duì)于產(chǎn)生一個(gè)單調(diào)DAC，電阻需要匹配到2n分之一，使用更復(fù)雜的串聯(lián)和并聯(lián)電阻組合的主要好處是開關(guān)連接到低阻抗源，可最大程度地減少瞬變，而低輸出阻抗產(chǎn)生的輸出噪聲也很低。R-2R DAC不集成輸出緩沖器，可以根據(jù)所需的失真和精度定制DAC性能，有兩種方法可以將R-2R梯形電阻網(wǎng)絡(luò)用作DAC，它們分別稱為電流模式和電壓模式。
在電流導(dǎo)引DAC中，R-2R梯形網(wǎng)絡(luò)將輸入電流細(xì)分為二進(jìn)制權(quán)重電流，這些電流通過電流導(dǎo)引開關(guān)引向Iout1或Iout2。與R-2R梯形電阻相比，開關(guān)導(dǎo)通電阻低到可以忽略不計(jì)，開關(guān)尺寸通常很小，確保每個(gè)開關(guān)兩端的壓降相同就不會(huì)影響DAC的線性性能，DAC端接電阻一般與Iout2線路相連，便于提供該節(jié)點(diǎn)的偏置，這對(duì)真正的單電源應(yīng)用很有用。這種結(jié)構(gòu)的特點(diǎn)包括固定的基準(zhǔn)輸入阻抗，DAC表現(xiàn)出與數(shù)字碼非線性相關(guān)的輸出阻抗，需要低失調(diào)放大器來保持線性，由于輸出阻抗的變化，噪聲增益隨DAC數(shù)字碼而變化。噪聲增益是折合到輸入端的噪聲和誤差參數(shù)所受到的增益，產(chǎn)生DNL誤差，該架構(gòu)是乘法DAC的基礎(chǔ)。DAC數(shù)字輸入值乘以VREF引腳的模擬輸入電壓，任何需要精確乘法、最小零電平失調(diào)、超低失真的應(yīng)用，都必須考慮CMOS R-2R DAC。
在R-2R梯形網(wǎng)絡(luò)中，每個(gè)空間和較小位的和之間必須嚴(yán)格匹配，并以保持單調(diào)性，在分段設(shè)計(jì)中，這些要求可以降低，使得高分辨率單調(diào)轉(zhuǎn)換器更加可行。最高有效位解碼后，用于選擇某個(gè)分段，在三位分段的情況下，并聯(lián)梯形結(jié)構(gòu)中有7/8的電流流過，R-2R結(jié)構(gòu)中有1/8的電流流過。如果是采用三位分段的14位DAC，則R-2R結(jié)構(gòu)基本上是11位DAC，這決定了實(shí)現(xiàn)性能的精度調(diào)整要求。因此，分段讓線性度規(guī)格更容易實(shí)現(xiàn)。輸入阻抗低得多，意味著失真就更低。如前所述，這種結(jié)構(gòu)具有固定的輸入阻抗和隨數(shù)字碼變化的輸出阻抗。
按照上述方式連接R-2R結(jié)構(gòu)，稱為電壓開關(guān)工作模式。在這種工作模式下，輸出是電壓而非電流。正基準(zhǔn)電壓提供正輸出電壓，因此可以采用單電源供電。DAC輸入阻抗隨數(shù)字碼而變化，而DAC輸出阻抗固定不變，連接到VREF的電壓源應(yīng)具有低動(dòng)態(tài)阻抗，因?yàn)樗仨氉鳛殚_關(guān)負(fù)載驅(qū)動(dòng)。Iout1和Iout2均由低阻抗源驅(qū)動(dòng)，因此可以減少毛刺脈沖。高基準(zhǔn)電壓會(huì)降低CMOS開關(guān)的驅(qū)動(dòng)能力，導(dǎo)致線性度降低。
有兩種方法可以將R-2R梯形電阻網(wǎng)絡(luò)用作DAC，分別稱為電流模式和電壓模式。該架構(gòu)提供固定輸入阻抗和與數(shù)字碼相關(guān)的輸出阻抗，R-2R DAC具有低噪聲、更好的動(dòng)態(tài)瞬態(tài)特性、較低的毛刺能量和較短的建立時(shí)間等特性，而且壓擺率快，缺點(diǎn)是功耗較高，通道密度較低。電流導(dǎo)引R-2R架構(gòu)具有恒定的的功耗，可變?cè)肼�、靈活的電流輸出和高速度等特性；另一方面，電壓開關(guān)模式的主要特性是功耗可變，輸出噪聲很低且與數(shù)字碼相關(guān)。最后，分段式R-2R架構(gòu)提供更低的噪聲，讓線性度規(guī)格更容易實(shí)現(xiàn)。
基于R-2R內(nèi)核的AD5541A和AD5780實(shí)現(xiàn)高精度
AD5541A 等新型高分辨率 DAC能克服乘法 DAC 的局限性，同時(shí)保持電壓切換的優(yōu)勢(shì)。通過使用部分分段的 R-2R 梯形網(wǎng)絡(luò)和輔助開關(guān)，AD5541A 在 16 位分辨率下提供 ±1-LSB 的精度，而且無需調(diào)整整個(gè)指定溫度范圍（−40°C 至 +125°C）、11.8 nV/√Hz 噪聲和 1-µs 建立時(shí)間。
圖2：AD5541A 架構(gòu)
圖 3和圖 4比較了處于電壓模式下的乘法 DAC 和 AD5541A 的各自建立時(shí)間。當(dāng)輸出上的容性負(fù)載減至最低時(shí)，AD5541A 的建立時(shí)間約為 1 µs。
圖 3. 乘法 DAC 建立時(shí)間
圖4. AD5541A 建立時(shí)間
下表比較了 AD5541A 和乘法 DAC 的噪聲譜密度。AD5541A 在 10 kHz 時(shí)的性能略微好于乘法 DAC，但在 1 kHz 時(shí)的性能遠(yuǎn)遠(yuǎn)勝出乘法 DAC。
|
DAC
|
NSD @ 10 kHz (nV/√Hz)
|
NSD @ 1 kHz (nV/√Hz)
|
|
AD5541A
|
12
|
12
|
|
MDAC
|
30
|
140
|
AD5780系列可供系統(tǒng)立即使用的18-BIT、±1 LSB INL電壓輸出DAC也是基于R-2R內(nèi)核，圖5代表高精度AD5780系列的噪聲頻譜密度，這些是16位、18位和20位分辨率精密器件，此低噪聲性能對(duì)于實(shí)現(xiàn)精確的線性性能具有至關(guān)重要的原因，本質(zhì)上，噪聲必須低于最小電壓階躍或LSB。
圖5：AD5780輸出電壓噪聲
R-2R梯形網(wǎng)絡(luò)架構(gòu)是降低熱噪聲的最佳DAC內(nèi)核，因?yàn)樗茏畲蟪潭鹊亟档椭饕肼曉?mdash;—輸出阻抗。在本例中，噪聲為8nV/√hz，非常適合高精度超穩(wěn)定應(yīng)用，此圖顯示了最高10 Hz的1/f噪聲區(qū)域和更高頻率下的熱噪聲。僅在01 Hz至10 Hz頻率范圍內(nèi)測(cè)量，所示曲線為AD5780 18位DAC的峰峰值噪聲，輸出電壓噪聲峰峰值為11μV。
|
